(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-327683

(43)公開日 平成5年(1993)12月10日

(51)Int.Cl.⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 4 L 7/033

7928-5K

H 0 4 L 7/ 02

В

審査請求 未請求 請求項の数3(全 9 頁)


(21)出願番号	特顯平4-126569	(71)出願人	000005223
		•	富士通株式会社
(22)出願日	平成4年(1992)5月20日		神奈川県川崎市中原区上小田中1015番地
		(71)出願人	000237651
			富士通コミュニケーション・システムズ株
			式会社
			神奈川県横浜市港北区新横浜3丁目9番18
			号
		(72)発明者	沢野 由紀子
			神奈川県横浜市港北区新横浜 3丁目 9番18
			号富士通コミュニケーション・システムズ
			内
		(74)代理人	弁理士 井桁 貞一
			最終頁に続く

(54) 【発明の名称 】 クロック抽出方式

(57)【要約】

【目的】入力データから全データを受信するとともに、 受信したデータを入力データに含まれていたジッタの影響を受けずに送信するためのクロックを抽出するクロッ ク抽出方式を提供する。

【構成】各入力データをデータ受信回路2に受信させるよう動作する第1のPLL回路1、受信データをデータ送信回路3からラインに送出するよう動作する第2のPLL回路6を備え、第1のPLL回路1は各入力データに基づきこれら各入力データに対する遅延時間が短い第1のクロックを抽出しこのクロックをデータ受信回路2に送出し、第2のPLL回路6は第1のPLL回路1から出力される第1のクロックに基づきデータに対する遅延時間が前記遅延時間より長い第2のクロックを抽出しこのクロックをデータ送信回路3に送出する。



【特許請求の範囲】

【請求項1】 ディジタル伝送路のライン上の各入力デ ータをデータ受信回路(2)で受信し各データを再生し てデータ送信回路(3)でライン上へ送出するレピータ ーにおいて、

1

前記各入力データを前記データ受信回路(2)に受信さ せるよう動作する第1のPLL回路(1)と、受信デー タを前記データ送信回路(3)から前記ラインに送出す るよう動作する第2のPLL回路(6)とを備え、 前記第1のPLL回路(1)は、前記各入力データに基 10

づきこれら各入力データに対する遅延時間が短い第1の クロックを抽出しこのクロックを前記データ受信回路 (2) に送出し、

前記第2のPLL回路(6)は、前記第1のPLL回路 (1) から出力される第1のクロックに基づきデータに 対する遅延時間が前記遅延時間より長い第2のクロック を抽出しこのクロックを前記データ送信回路(3)に送 出することを特徴とするクロック抽出方式。

【請求項2】 前記第1のPLL回路(1)と、前記第 2のPLL回路(6)との間に少なくとも1つ以上のP L L 回路を設け、この P L L 回路のデータに対する遅延 時間は、前記2つの遅延時間の間にあることを特徴とす る請求項1記載のクロック抽出方式。

【請求項3】 前記各PLL回路(1,6)は、入力デ ータの位相と基準信号の位相とを比較して誤差信号を得 る位相比較器 (1 a, 6 a) と、前記誤差信号を積分し て直流電圧に変換する低域通過フィルタ(1 c, 6 c) と、前記直流電圧に応じて前記基準信号の周波数を制御 する電圧制御発振器(1b,6b)からなり、

前記遅延時間は、前記低域通過フィルタ(1c,6c) におけるカットオフ周波数により制御されることを特徴 とする請求項1または請求項2記載のクロック抽出方 式。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ディジタル伝送路のラ イン上のジッタを含む入力データをデータ受信回路で受 信しこのデータを再生してデータ送信回路でライン上へ 送出するレピーターにおいて、データ受信回路及びデー タ送信回路を動作させるべく入力データに基づきクロッ 40 クを抽出するためのクロック抽出方式に関する。

[0002]

【従来の技術】ディジタル通信システムにおいて、デー タがディジタル伝送路中で通信歪みを受けたり、あるい は微弱となる場合がある。かかる通信歪みなどを受けた データを中継・再生する回路として、レピータが知られ ている。このレピータは、ディジタル伝送路のライン上 から入力データをデータ受信回路で受信しこのデータを 中継・再生してデータ送出回路から送信データとしてラ イン上へ送出する。

【0003】図9は従来のこの種のレピーターの一例を 示す構成ブロック図である。図9において、データ受信 回路2、判定部7、データ送信回路3が設けられてい る。PLL回路 (Phase Look Loop) 10は、位相比較 器11、低域通過フィルタ(LPF, ローパスフィル タ)12、電圧制御発振器(VCO, Voltage Controle dOscillator) 13からなり、データ受信回路2及びデ ータ送信回路3を動作させるために入力データに基づき クロックを抽出する。

【0004】このような構成において、位相比較器11 では、入力データの位相と電圧制御発振器13からの基 準信号の位相とを比較して位相差を誤差信号に変換し、 低域通過フィルタ12では、誤差信号を積分して直流電 圧に変換する。そして、電圧制御発振器 13では、直流 電圧に応じて基準信号の周波数を制御し、制御された基 準信号を位相比較器11に送る。PLL回路10では、 これらの回路でループを形成することにより、基準信号 の周波数を入力データの周波数に一致させていく。

【0005】一致した基準信号、すなわち前記クロック をデータ受信回路2及びデータ送信回路3に出力するこ とで、データ受信回路2がクロックの例えば立ち上がり で入力データを受信する。さらに、判定部7では、受信 データの符号を判定し、データ送信回路3では、前記ク ロックでデータをラインに送っている。

[0006]

【発明が解決しようとする課題】しかしながら、従来の レピータにあっては、入力データを受信及び送信するた めに共通のクロックが用いられていたため、入力データ にジッタ(揺らぎ)を含むような場合には、次のような 問題があった。

(1) 入力データに対して追従性の良い P L L 回路を用 いた場合には、図10に示すように、ジッタの影響を受 けた各入力データ (間隔が不等) に対応して、抽出クロ ックもジッタの影響を受けたものとなる。このため、こ のクロックでデータを送信するので、ジッタを有したま まで送信データが送られてしまう。

(2) 一方、入力データに対して追従性の良くないPL L 回路を用いた場合には、図11に示すように、ジッタ の影響を受けた各入力データ(間隔が不等)に関係な く、一定周期の抽出クロックとなる。このため、この抽 出クロックで入力データを受信すると、受信データは入 力データの一部を欠落する。図11においては、例えば 入力データ4、入力データ8が受信できなくなり、この ため判定部において、入力データ4,入力データ8で符 号誤りが発生してしまう。

【0007】本発明は、このような点に鑑みてなされた もので、その目的とするところは、入力データから全デ ータを受信するとともに、受信したデータを入力データ に含まれていたジッタの影響を受けずに送信するための 50 クロックを抽出するクロック抽出方式を提供することに

3

ある。

[0008]

【課題を解決するための手段】本発明は、上記課題を解決し目的を達成するために下記の構成とした。図1は本発明の原理図である。図1に示すように本発明は、各入力データをデータ受信回路2に受信させるよう動作する第1のPLL回路1、受信データをデータ送信回路3からラインに送出するよう動作する第2のPLL回路6とを備えている。

【0009】第1のPLL回路1は、各入力データに基 10 づきこれら各入力データに対する遅延時間が短い第1の クロックを抽出しこのクロックをデータ受信回路2に送出する。

【0010】第2のPLL回路6は、第1のPLL回路1から出力される第1のクロックに基づきデータに対する遅延時間が遅延時間より長い第2のクロックを抽出しこのクロックをデータ送信回路3に送出する。

【0011】より好適には、以下のようにするのが、望ましい。すなわち、第1のPLL回路1と、第2のPLL回路6との間に少なくとも1つ以上のPLL回路を設 20け、このPLL回路のデータに対する遅延時間は、2つの遅延時間の間にあるよう構成する。

【0012】また、各PLL回路1,6は、入力データの位相と基準信号の位相とを比較して誤差信号を得る位相比較器1a,6a、誤差信号を積分して直流電圧に変換する低域通過フィルタ1c,6c、直流電圧に応じて基準信号の周波数を制御する電圧制御発振器1b,6bからなり、遅延時間は、低域通過フィルタ1c,6cにおけるカットオフ周波数により制御される。

[0013]

【作用】本発明によれば、データに対する遅延時間が短い抽出クロックすなわち、データ追従性のよいPLL回路1の抽出クロックによって、入力データから全データをデータ受信回路2で受信するので、符号誤りの発生を防止できる。

【0014】またデータに対する遅延時間が比較的長い抽出クロックすなわち、データ追従性の劣るPLL回路6の安定した抽出クロックを用いるから、データ送信回路32によって、入力データに含まれていたジッタの影響を受けずに、受信データを全て送信することができる。

【0015】よって、データ受信回路及びデータ送信回路のためのクロックを、別個のものとして抽出し、データの中継・再生がより確実なものとなる。また、PLL回路を3つ以上設け、遅延時間を徐々に長くするようにすれば、さらに効果が大となる。

【0016】さらに、遅延時間は、低域通過フィルタ1c,6cにおけるカットオフ周波数を高くすると短くなり、カットオフ周波数を低くすると長くなる。

[0017]

【実施例】以下、本発明の具体的な実施例を説明する。 図2は本発明に係るクロック抽出方式を実現するための レピータの一実施例を示す構成ブロック図である。

【0018】図2において、データ受信回路2は、ディジタル伝送路上の入力ライン8及びPLL回路1に接続され、PLL回路1からの各抽出クロックの立ち上がりにより動作して、入力ライン7からジッタを含む時系列の各入力データを受信するようになっている。データ受信回路2の出力側には、受信データの符号を判定する判定部7が接続されている。

【0019】PLL回路1は、入力ライン8及びデータ受信回路2に接続され、入力データに基づきクロックを抽出し、このクロックをデータ受信回路2及びPLL回路4に送る。PLL回路1は、位相比較器1a、これに接続される低域通過フィルタ1c、これに接続され且つ位相比較器1aに接続される電圧制御発振器1bからなる。

【0020】PLL回路6は、位相比較器6a、これに接続される低域通過フィルタ6c、これに接続され且つ位相比較器6aに接続される電圧制御発振器6bからなる。PLL回路1とPLL回路6との間には、PLL回路4とPLL回路5とが直列に接続されており、PLL回路4,5も図示しないが、位相比較器、低域通過フィルタ、電圧制御発振器を有してなる。

【0021】データ送信回路3は、判定部7及びPLL 回路6に接続され、PLL回路6からのクロックに基づ き判定部7からのデータを出力ライン9に送出するよう になっている。

【0022】入力データに対する追従性(過渡応答)の 良さについては、PLL回路1、PLL回路4, PLL 回路5, PLL回路6の順となっている。よって、PL L回路1は、データ受信回路2が、入力データから全て のデータを受信できるように、クロックを抽出するよう になっている。

【0023】生成されるクロックの安定度については、PLL回路6, PLL回路5, PLL回路4, PLL回路1の順となっている。よって、PLL回路1で生成されたクロックを基に安定したクロックを生成するようになっている。

【0024】入力データに対する追従性(過渡応答)の 良さ及び生成されるクロックの安定度は、PLLの諸特性を決定する低域通過フィルタで行っており、低域通過 フィルタの特性が、PLL回路1,4,5,6のそれぞれについて異なる点が本実施例の特徴である。なお、その他の特性は各PLL回路について同一である。以下、各PLL回路の構成として例えばPLL回路1について説明する。

【0025】PLL回路1は、VCO1bの出力の位相 と基準信号の位相とを比較し、VCO1bの位相が基準 50 信号の位相より進んでいる場合には、VCO1bの周波

4

20

数を下げて位相を遅らせ、これとは逆であればVCO1 bの周波数を上げて位相を進めるよう制御して、VCO 1bと基準信号との周波数を一致させ、位相ロックをか ける。

5

【0026】位相比較器1aは、例えばエクスクルーシブ・オア回路31であり、このエクスクルーシブ・オア回路31の構成を図に示す。図4に各信号のタイムチャートを示す。図4に示すように、入力データと、電圧制御発振器1bからの信号とをエクスクルーシブ・オア回路31に入力して排他論理演算を行うと、その位相差に10対応した誤差出力が得られ、この誤差出力を低域通過フィルタ1cに出力するようになっている。このほか、例えばトランスとダイオードからなるダブル・バランスド・ミクサ型の位相比較器を用いてもよい。

【0027】低域通過フィルタ1cは、例えばラグフィルタ、ラグリードフィルタ、完全積分2次フィルタ、完全3次フィルタなどであり、位相比較器1aから出力される誤差出力の周波数の中の低域周波数のみを通過させ、誤差出力に比例した直流電圧を電圧制御発振器1bに出力する。

【0028】低域通過フィルタ1cは、PLLが定常状態にあるときに位相誤差があると、位相比較器1aから基準信号の周期で細長いパルスとして出力信号が出力される。従って、このパルスは基準信号と同じ周波数成分との整数倍の周波数成分を含み、このパルスがフィルタに加わり、積分されて直流となり、この直流によってVCO1bの周波数及び位相が制御される。

【0030】低域通過フィルタの最大遅延時間 t は、カットオフ周波数の逆数に比例する。従って、カットオフ周波数が高い方が、最大遅延時間は小さくなり、追従性 40がよいことになる。また、最大遅延時間と安定性とは相反する関係にあるから、遅延時間が小さいときは、安定性が悪く、遅延時間が大きいときは、安定性がよくなる。

【0031】従って、低域通過フィルタ1cは、帯域が 比較的広いから、入力データに対する追従性を良くし、 低域通過フィルタ6cは、帯域が比較的狭いから、受信 データに対する安定性を良くしている。

【0032】電圧制御発振器1bは、例えば図7に示すようにFET33、このゲートに接続されるLC素子、

これに並列接続され逆電圧によって容量が変化するバリキャップD (可変容量ダイオード)を有する発振回路40からなり、低域通過フィルタ1cから出力される直流電圧に応じて信号の発振周波数を制御し、その発振周波数を位相比較器1aに出力するようになっている。また、電圧制御発振器1bは、直流電圧の変化の方向が、入力信号と同一方向に変化するよう制御する。なお、フリップフロップ回路、トランジスタなどの発振回路を用いるようにしてもよい。

【0033】図8はクロック抽出方式の動作を説明するためのタイムチャートである。次に、このように構成された実施例の動作について図面を参照して説明する。入力ライン8からの入力データに基づいてPLL回路1では、低域通過フィルタ1cのカットオフ周波数faにより最大遅延時間が小さくなるので、入力データに対して追従性が非常に良くなる。よって、図8に示すように抽出クロックC1となり、この抽出クロックC1によって、データ受信回路2に受信データD1を受信するように動作する。この状態では、受信データD1はデータ4、7付近で特にジッタの影響を受けている。

【0034】次に、PLL回路4では、抽出クロックC1に基づいて低域通過フィルタのカットオフ周波数 f α により、受信データD1に対して追従性がやや悪くなる。よって、図8に示すようにデータ4, 7に対応するクロック間隔がやや広がった抽出クロックC4となり、この抽出クロックC4がPLL回路5では、抽出クロックC4に基づいて低域通過フィルタのカットオフ周波数 f α により、受信データD4に対して追従性がやや悪くなる。よって、図B8に示すようにデータA1、A2に対応するクロック間隔がさらに広がった抽出クロックA3、A4、A5 での抽出クロックA5 がA7 に対応するり、この抽出クロックA5 がA7 に対ることになる。

【0036】最後に、PLL回路6では、抽出クロック C5に基づいて低域通過フィルタ6cのカットオフ周波 数 f s により、受信データD5に対して追従性が悪くなる。よって、図8に示すようにデータ4,7に対応するクロック間隔が非常に広がった抽出クロックC6となり、安定した抽出クロックとなる。この抽出クロックC6がデータ送信回路3に入力されることで、判定部7からのデータが送信データD6として出力ライン9に送られる。

【0037】このように本実施例によれば、データ追従性のよいPLL回路1の抽出クロックによって、入力データから全データを受信することで、判定部7における符号誤りの発生を防止できる。またデータ追従性は劣るが、PLL回路6の安定した抽出クロックによって、入力データに含まれていたジッタの影響を受けずに、受信データを全て送信することができる。

【0038】すなわち、4つのPLL回路1,4,5,

7

6を直列に接続することにより、データ受信回路2及びデータ送信回路3のためのクロックを、別個のものとして抽出し、データの中継・再生がより確実なものとなる。

【0039】なお、実施例では、4つのPLL回路1, 4,5,6を用いて説明したが、例えば2つのPLL回路1,6とを直接に接続して用いてもよい。あるいはその他の数のPLL回路を用いてよい。

[0040]

【発明の効果】本発明によれば、データ追従性のよいPLL回路の抽出クロックによって、入力データから全データを受信することで、符号誤りの発生を防止できる。またデータ追従性の劣るPLL回路の安定した抽出クロックによって、入力データに含まれていたジッタの影響を受けずに、受信データを全て送信することができる。すなわち、複数のPLL回路を接続することにより、データ受信回路及びデータ送信回路のためのクロックを、別個のものとして抽出し、データの中継・再生がより確実なものとなる。

【図面の簡単な説明】

【図1】本発明の原理図である。

【図2】本発明に係るクロック抽出方式を実現するため のレピータの一実施例を示す構成プロック図である。

【図3】位相比較器の一例としてのエクスクルーシブ・ オア回路の構成図である。 *【図4】エクスクルーシブ・オア回路における各信号の タイムチャートである。

【図5】低域通過フィルタの一例を示す構成図である。

【図6】低域通過フィルタの特性図である。

【図7】FETを用いた電圧制御発振器の一例を示す構成図である。

【図8】クロック抽出方式の動作を説明するためのタイムチャートである。

【図9】従来のこの種のレピーターの一例を示す構成プ 10 ロック図である。

【図10】入力データに対して追従性の良いPLL回路を用いた場合の抽出クロック等のタイムチャートである。

【図11】入力データに対して追従性の良くない P L L 回路を用いた場合の抽出クロック等のタイムチャートである。

【符号の説明】

1, 4, 5, 6, 10··PLL回路

1a, 6a, 11··位相比較器

0 1 b , 6 b , 1 3 ・・電圧制御発振器

1 c, 6 c, 1 2・・低域通過フィルタ

2・・データ受信回路

3・・データ送信回路

7・・判定部

31・・エクスクルーシブ・オア回路

【図3】


【図4】

エクスクルーシブ・オア回路における各信号のタイムチャート

位相比較器の一例としてのエクスクルーシブ・オア回路の構成図


低域通過フィルタの一例を示す構成図

【図1】




【図2】


本発明に係るクロック抽出方式を実現するため のレビータの一実施例を示す構成ブロック図



[図8]




【図9】 従来のこの種のレピーターの一例を示す構成ブロック図




【図10】

入力データに対して追従性の良いPLL回路を 用いた場合の抽出クロック等のタイムチャート



【図 1 1】

入力データに対して追従性の良くないPLL回路を
用いた場合の抽出クロック等のタイムチャート



フロントページの続き

(72)発明者 田中 康夫

神奈川県横浜市港北区新横浜3丁目9番18 号富士通コミュニケーション・システムズ 内 (72)発明者 大内 斉

神奈川県横浜市港北区新横浜3丁目9番18 号富士通コミュニケーション・システムズ 内

